Mémoire à noyau magnétique - Magnetic-core memory

Un plan mémoire de 32 x 32 cœurs stockant 1024 bits (ou 128 octets ) de données. Les petits anneaux noirs aux intersections des fils de la grille, organisés en quatre carrés, sont les noyaux de ferrite.

La mémoire à noyau magnétique était la forme prédominante de mémoire informatique à accès aléatoire pendant 20 ans entre 1955 et 1975 environ. Une telle mémoire est souvent simplement appelée mémoire à noyau , ou, de manière informelle, à noyau .

La mémoire de base utilise des tores (anneaux) d'un matériau magnétique dur (généralement une ferrite semi-dur ) comme noyaux de transformateur , où chaque fil enfilé à travers le noyau sert d'enroulement de transformateur. Trois ou quatre fils traversent chaque noyau. L' hystérésis magnétique permet à chacun des noyaux de "se souvenir" ou de stocker un état.

Chaque noyau stocke un bit d'information. Un noyau peut être magnétisé dans le sens horaire ou antihoraire. La valeur du bit stocké dans un noyau est zéro ou un selon la direction de l'aimantation de ce noyau. Des impulsions de courant électrique dans certains des fils à travers un noyau permettent de régler la direction de la magnétisation dans ce noyau dans les deux sens, stockant ainsi un un ou un zéro. Un autre fil à travers chaque noyau, le fil de détection, est utilisé pour détecter si le noyau a changé d'état.

Le processus de lecture du noyau fait que le noyau est remis à zéro, l'effaçant ainsi. C'est ce qu'on appelle la lecture destructive . Lorsqu'ils ne sont pas lus ou écrits, les noyaux conservent la dernière valeur qu'ils avaient, même si l'alimentation est coupée. Par conséquent, ils sont un type de mémoire non volatile .

En utilisant des noyaux et des fils plus petits, la densité de mémoire du noyau a lentement augmenté et, à la fin des années 1960, une densité d'environ 32 kilobits par pied cube (environ 0,9 kilobit par litre) était typique. Cependant, atteindre cette densité nécessitait une fabrication extrêmement soignée, qui était presque toujours réalisée à la main malgré des efforts importants et répétés pour automatiser le procédé. Le coût a diminué au cours de cette période d'environ 1 $ par bit à environ 1 cent par bit. L'introduction des premières puces de mémoire à semi-conducteurs à la fin des années 1960, qui créaient initialement une mémoire statique à accès aléatoire ( SRAM ), a commencé à éroder le marché de la mémoire centrale. La première mémoire dynamique à accès aléatoire ( DRAM ), l' Intel 1103 , a suivi en 1970. Sa disponibilité en quantité à 1 cent par bit a marqué le début de la fin pour la mémoire centrale.

Les améliorations dans la fabrication des semi-conducteurs ont entraîné des augmentations rapides de la capacité de stockage et des baisses du prix par kilo-octet, tandis que les coûts et les spécifications de la mémoire centrale ont peu changé. La mémoire centrale a été progressivement chassée du marché entre 1973 et 1978.

Selon la façon dont elle a été câblée, la mémoire centrale peut être exceptionnellement fiable. La mémoire de corde de base en lecture seule , par exemple, a été utilisée sur l' ordinateur de guidage Apollo, essentiel à la mission , essentiel au succès des atterrissages sur la Lune de la NASA .

Bien que la mémoire centrale soit obsolète, la mémoire informatique est encore parfois appelée "core" même si elle est constituée de semi-conducteurs, en particulier par des personnes ayant travaillé avec des machines disposant d'une mémoire centrale réelle. Les fichiers qui résultent de la sauvegarde de l'intégralité du contenu de la mémoire sur disque pour inspection, qui est aujourd'hui couramment effectuée automatiquement lorsqu'une erreur majeure se produit dans un programme informatique, sont encore appelés « core dumps ».

Histoire

Développeurs

Le concept de base consistant à utiliser la boucle d' hystérésis carrée de certains matériaux magnétiques comme dispositif de stockage ou de commutation était connu dès les premiers jours du développement informatique. Une grande partie de ces connaissances s'était développée grâce à une compréhension des transformateurs , qui permettaient une amplification et des performances de type commutateur lorsqu'ils étaient construits avec certains matériaux. Le comportement de commutation stable était bien connu dans le domaine de l' électrotechnique et son application dans les systèmes informatiques a été immédiate. Par exemple, J. Presper Eckert et Jeffrey Chuan Chu avaient effectué des travaux de développement sur le concept en 1945 à l' école Moore pendant les efforts de l' ENIAC .

Le pionnier de la robotique George Devol a déposé un brevet pour la première mémoire magnétique statique (immobile) le 3 avril 1946. La mémoire magnétique de Devol a été affinée grâce à 5 brevets supplémentaires et finalement utilisée dans le premier robot industriel . Frederick Viehe a déposé divers brevets sur l'utilisation de transformateurs pour construire des circuits logiques numériques à la place de la logique de relais à partir de 1947. Un système central entièrement développé a été breveté en 1947, puis acheté par IBM en 1956. Ce développement était peu connu, cependant, et le développement général du noyau est normalement associé à trois équipes indépendantes.

Des travaux substantiels sur le terrain ont été effectués par les physiciens américains nés à Shanghai An Wang et Way-Dong Woo , qui ont créé le dispositif de contrôle du transfert d'impulsions en 1949. Le nom faisait référence à la façon dont le champ magnétique des noyaux pouvait être utilisé pour contrôler la commutation de courant; son brevet portait sur l'utilisation de cœurs pour créer des systèmes de mémoire à ligne à retard ou à registre à décalage . Wang et Woo travaillaient au laboratoire de calcul de l'université Harvard à l'époque, et l'université n'était pas intéressée à promouvoir les inventions créées dans leurs laboratoires. Wang a pu breveter le système par lui-même.

Mémoire centrale du projet Whirlwind

L' ordinateur du MIT Project Whirlwind nécessitait un système de mémoire rapide pour le suivi des avions en temps réel. Au début, un réseau de tubes Williams - un système de stockage basé sur des tubes à rayons cathodiques - a été utilisé, mais s'est avéré capricieux et peu fiable. À la fin des années 1940, plusieurs chercheurs ont conçu l'idée d'utiliser des noyaux magnétiques pour la mémoire informatique, mais l'ingénieur informatique du MIT, Jay Forrester, a reçu le brevet principal pour son invention de la mémoire à noyaux à courant coïncident qui permettait le stockage 3D d'informations. William Papian de Project Whirlwind a cité l'un de ces efforts, la « Static Magnetic Delay Line » de Harvard, dans une note interne. La première mémoire centrale de 32 x 32 x 16 bits a été installée sur Whirlwind à l'été 1953. Papian a déclaré : « Le stockage à cœur magnétique présente deux grands avantages : (1) une plus grande fiabilité avec une réduction conséquente du temps de maintenance consacré au stockage ; (2) un temps d'accès plus court (le temps d'accès au cœur est de 9 microsecondes : le temps d'accès au tube est d'environ 25 microsecondes) augmentant ainsi la vitesse de fonctionnement de l'ordinateur.

En avril 2011, Forrester a rappelé que « l'utilisation de cœurs par Wang n'a eu aucune influence sur mon développement de mémoire vive. La mémoire Wang était chère et compliquée. Si je me souviens bien, ce qui n'est peut-être pas tout à fait correct, elle utilisait deux cœurs. par bit binaire et était essentiellement une ligne à retard qui a avancé un peu. Dans la mesure où je me suis peut-être concentré là-dessus, l'approche n'était pas adaptée à nos besoins. " Il décrit l'invention et les événements associés, en 1975. Forrester a depuis observé : « Il nous a fallu environ sept ans pour convaincre l'industrie que la mémoire à noyau magnétique à accès aléatoire était la solution à un chaînon manquant dans la technologie informatique. après sept années passées devant les tribunaux des brevets, les convainquant qu'ils n'y avaient pas tous pensé en premier."

Un troisième développeur impliqué dans le développement précoce du noyau était Jan A. Rajchman de RCA . Inventeur prolifique, Rajchman a conçu un système de noyau unique utilisant des bandes de ferrite enroulées autour de tubes métalliques minces, construisant ses premiers exemples à l'aide d'une presse à aspirine convertie en 1949. Rajchman a également développé des versions du tube Williams et dirigé le développement du Selectron .

Deux inventions clés ont conduit au développement de la mémoire à noyau magnétique en 1951. La première, celle d'An Wang, était le cycle d'écriture après lecture, qui résolvait le problème de l'utilisation d'un support de stockage dans lequel l'acte de lecture effaçait les données lues. , permettant la construction d'un registre à décalage unidimensionnel série (de 50 bits), utilisant deux cœurs pour stocker un bit. Un registre à décalage central Wang se trouve dans l'exposition Revolution au Computer History Museum . Le second, celui de Forrester, était le système à courant coïncident, qui permettait à un petit nombre de fils de contrôler un grand nombre de cœurs permettant des matrices mémoire 3D de plusieurs millions de bits. La première utilisation du noyau était dans l'ordinateur Whirlwind, et la "contribution la plus célèbre du projet Whirlwind était la fonction de stockage de noyau magnétique à accès aléatoire". La commercialisation a suivi rapidement. Jacobs Instrument Company a utilisé son propre noyau magnétique à courant coïncident raffiné dans sa série JAINCOMP de puissants mini-ordinateurs à partir de 1951. Le JAINCOMP-B1, une unité de bureau pesant seulement 110 lb et utilisant à peine 300 tubes à vide subminiatures, pouvait produire des résultats rivalisant avec les ordinateurs institutionnels alors généralement de la taille d'une pièce construits par les universités et les entrepreneurs privés à grande échelle. Le noyau magnétique a été utilisé dans les périphériques de l' IBM 702 livrés en juillet 1955, et plus tard dans le 702 lui-même. L' IBM 704 (1954) et le Ferranti Mercury (1957) utilisaient une mémoire à noyau magnétique.

C'est au début des années 1950 que Seeburg Corporation a développé l'une des premières applications commerciales de stockage de mémoire centrale à courant coïncident dans la mémoire "Tormat" de sa nouvelle gamme de juke-box, à commencer par le V200 développé en 1953 et sorti en 1955. De nombreuses utilisations en informatique, téléphonie et contrôle industriel ont suivi.

Litiges en matière de brevets

Le brevet de Wang n'a été accordé qu'en 1955 et, à cette époque, la mémoire à noyau magnétique était déjà utilisée. Cela a commencé une longue série de poursuites, qui a finalement pris fin lorsque IBM a acheté le brevet à Wang pour 500 000 $ US . Wang a utilisé les fonds pour étendre considérablement les laboratoires Wang , qu'il avait cofondés avec le Dr Ge-Yao Chu, un camarade de classe chinois.

Le MIT voulait facturer à IBM 0,02 $ par bit de redevance sur la mémoire centrale. En 1964, après des années de querelles juridiques, IBM a payé 13 millions de dollars au MIT pour les droits sur le brevet de Forrester, le plus gros règlement de brevet à cette date.

Économie de la production

En 1953, les noyaux testés mais pas encore cordés coûtaient 0,33 $ US chacun. À mesure que le volume de fabrication augmentait, le prix par cœur est tombé à 0,0003 $ US en 1970. En 1970, IBM produisait 20 milliards de cœurs par an. La taille des noyaux a diminué au cours de la même période, passant d'environ 0,1 pouce (2,5 mm) de diamètre dans les années 1950 à 0,013 pouces (0,33 mm) en 1966. La puissance nécessaire pour inverser la magnétisation d'un noyau est proportionnelle au volume, cela représente donc une baisse consommation d'énergie par un facteur de 125.

Le coût des systèmes de mémoire à cœur complets était dominé par le coût de l'enfilage des fils à travers les cœurs. Le système à courant coïncident de Forrester nécessitait que l'un des fils soit placé à 45 degrés par rapport aux noyaux, ce qui s'est avéré difficile à câbler à la machine, de sorte que les matrices de noyaux devaient être assemblées au microscope par des travailleurs dotés d'un contrôle moteur fin. Initialement, des ouvriers du vêtement ont été utilisés. À la fin des années 1950, des usines industrielles étaient installées en Asie de l'Est pour construire le noyau. À l'intérieur, des centaines de travailleurs enfilaient des noyaux pour de bas salaires.

En 1956, un groupe d'IBM dépose un brevet sur une machine permettant d'enfiler automatiquement les premiers fils dans chaque noyau. Cette machine a maintenu le plan complet des noyaux dans un "nid", puis a poussé un ensemble d'aiguilles creuses à travers les noyaux pour guider les fils. L'utilisation de cette machine a réduit le temps nécessaire pour enfiler les lignes de sélection droites X et Y de 25 heures à 12 minutes sur une matrice de 128 par 128 cœurs.

Les noyaux plus petits rendaient l'utilisation d'aiguilles creuses peu pratique, mais il y avait de nombreuses avancées dans l'enfilage semi-automatique des noyaux. Des nids de soutien avec des canaux de guidage ont été développés. Les noyaux étaient liés de façon permanente à une feuille de support « patch » qui les soutenait pendant la fabrication et l'utilisation ultérieure. Les aiguilles d'enfilage étaient soudées bout à bout aux fils, de sorte que les diamètres d'aiguille et de fil étaient les mêmes, et des efforts ont été faits pour éliminer complètement l'utilisation d'aiguilles.

Le changement le plus important, du point de vue de l'automatisation, était la combinaison des fils de détection et d'inhibition, éliminant le besoin d'un fil de détection diagonal sinueux. Avec de petits changements dans la disposition, cela a également permis un emballage beaucoup plus serré des noyaux dans chaque patch.

Au début des années 1960, le coût du cœur a chuté au point qu'il est devenu presque universel en tant que mémoire principale , remplaçant à la fois la mémoire à tambour peu coûteuse et les systèmes haute performance coûteux utilisant des tubes à vide , et plus tard des transistors discrets comme mémoire. Le coût de la mémoire centrale a fortement diminué au cours de la durée de vie de la technologie : les coûts ont commencé à environ 1,00 USD par bit et sont tombés à environ 0,01 USD par bit. Core a été remplacé par des puces RAM semi-conductrices intégrées dans les années 1970.

Un exemple de l'échelle, de l'économie et de la technologie de la mémoire centrale dans les années 1960 était l' unité de mémoire centrale de 256 Ko à mots de 36 bits (1,2 Mio ) installée sur le PDP-6 au laboratoire d'intelligence artificielle du MIT en 1967. Cela a été considéré comme « inimaginablement énorme" à l'époque, et surnommée la "Moby Memory". Il a coûté 380 000 $ (0,04 $/bit) et mesurait 69 pouces de large, 50 pouces de haut et 25 pouces de profondeur avec ses circuits de support (189 kilobits/pied cube = 6,7 kilobits/litre). Son temps de cycle était de 2,75 µs.

La description

Schéma d'un plan 4 × 4 de mémoire à noyau magnétique dans une configuration de courant coïncident de ligne X/Y. X et Y sont des lignes d'entraînement, S est sens, Z est inhibition. Les flèches indiquent le sens du courant pour l'écriture.
Gros plan sur un avion de base. La distance entre les anneaux est d'environ 1 mm (0,04 in). Les fils horizontaux verts sont X ; les fils Y sont marron mat et verticaux, vers l'arrière. Les fils de détection sont en diagonale, de couleur orange, et les fils d'inhibition sont des paires torsadées verticales.

Le terme "noyau" vient des transformateurs classiques dont les enroulements entourent un noyau magnétique . Dans la mémoire centrale, les fils passent une fois à travers un noyau donné - ce sont des dispositifs à un tour. Les propriétés des matériaux utilisés pour les cœurs de mémoire sont très différentes de celles utilisées dans les transformateurs de puissance. Le matériau magnétique d'une mémoire centrale nécessite un degré élevé de rémanence magnétique , la capacité de rester fortement magnétisé et une faible coercivité, de sorte que moins d'énergie est nécessaire pour changer la direction de magnétisation. Le noyau peut prendre deux états, encodant un bit. Le contenu de la mémoire centrale est conservé même lorsque le système de mémoire est mis hors tension ( mémoire non volatile ). Cependant, lorsque le noyau est lu, il est réinitialisé à une valeur « zéro ». Les circuits du système de mémoire informatique restaurent ensuite les informations dans un cycle de réécriture immédiat.

Comment fonctionne la mémoire centrale

L'un des trois modules interconnectés qui constituent un plan de mémoire central PDP-8 basé sur Omnibus (PDP 8/e/f/m).
L'un des trois modules interconnectés qui constituent un plan de mémoire central PDP-8 basé sur Omnibus. C'est le milieu des trois et contient le réseau de noyaux de ferrite réels.
L'un des trois modules interconnectés qui constituent un plan de mémoire central PDP-8 basé sur Omnibus.

La forme la plus courante de mémoire centrale, la ligne X/Y à courant coïncident , utilisée pour la mémoire principale d'un ordinateur, se compose d'un grand nombre de petites ferrites céramiques ferrimagnétiques toroïdales ( noyaux ) maintenues ensemble dans une structure de grille (organisée en " pile" de couches appelées plans ), avec des fils tissés à travers les trous au centre des noyaux. Dans les premiers systèmes, il y avait quatre fils : X , Y , Sense et Inhibit , mais les noyaux ultérieurs combinaient les deux derniers fils en une seule ligne Sense/Inhibit . Chaque tore stockait un bit (0 ou 1). Un bit de chaque plan était accessible en un cycle, de sorte que chaque mot machine d'un tableau de mots était réparti sur une "pile" de plans. Chaque plan manipulerait un bit d'un mot en parallèle , permettant de lire ou d'écrire le mot complet en un cycle.

Le noyau repose sur les propriétés de "boucle carrée" du matériau ferrite utilisé pour fabriquer les tores. Un courant électrique dans un fil qui traverse un noyau crée un champ magnétique. Seul un champ magnétique supérieur à une certaine intensité ("select") peut faire changer la polarité magnétique du noyau. Pour sélectionner un emplacement de mémoire, l'une des lignes X et l'une des lignes Y sont entraînées avec la moitié du courant ("demi-sélection") requis pour provoquer ce changement. Seul le champ magnétique combiné généré là où les lignes X et Y se croisent (une fonction ET logique) est suffisant pour changer l'état ; les autres cœurs ne verront que la moitié du champ nécessaire (« demi-sélectionné »), voire aucun. En conduisant le courant à travers les fils dans une direction particulière, le champ induit résultant force le flux magnétique du noyau sélectionné à circuler dans un sens ou dans l'autre (dans le sens des aiguilles d'une montre ou dans le sens inverse des aiguilles d'une montre). Une direction est un 1 stocké , tandis que l'autre est un 0 stocké .

La forme toroïdale d'un noyau est préférée car le chemin magnétique est fermé, il n'y a pas de pôles magnétiques et donc très peu de flux extérieur. Cela permet aux noyaux d'être emballés étroitement les uns contre les autres sans permettre à leurs champs magnétiques d'interagir. Le positionnement alterné à 45 degrés utilisé dans les premiers réseaux de noyaux était rendu nécessaire par les fils de détection diagonaux. Avec l'élimination de ces fils diagonaux, un emballage plus serré était possible.

Lire et écrire

Diagramme de la courbe d' hystérésis d'un noyau de mémoire magnétique lors d'une opération de lecture. L'impulsion de courant de ligne de détection est élevée ("1") ou faible ("0") en fonction de l'état de magnétisation d'origine du noyau.

Pour lire un peu de mémoire centrale, le circuit essaie de basculer le bit sur la polarité attribuée à l'état 0, en pilotant les lignes X et Y sélectionnées qui se coupent à ce cœur.

  • Si le bit était déjà à 0, l'état physique du noyau n'est pas affecté.
  • Si le bit était auparavant 1, alors le noyau change de polarité magnétique. Ce changement, après un délai, induit une impulsion de tension dans la ligne Sense.

La détection d'une telle impulsion signifie que le bit avait le plus récemment contenu un 1. L'absence de l'impulsion signifie que le bit avait contenu un 0. Le délai de détection de l'impulsion de tension est appelé temps d'accès à la mémoire centrale.

Suite à une telle lecture, le bit contient un 0. Ceci illustre pourquoi un accès mémoire du noyau est appelé une lecture destructive : Toute opération qui lit le contenu d'un noyau efface ce contenu, et il doit être immédiatement recréé.

Pour écrire un bit de mémoire centrale, le circuit suppose qu'il y a eu une opération de lecture et que le bit est à l'état 0.

  • Pour écrire un 1 bit, les lignes X et Y sélectionnées sont entraînées, avec un courant dans le sens opposé à celui de l'opération de lecture. Comme pour la lecture, le noyau à l'intersection des lignes X et Y change de polarité magnétique.
  • Pour écrire un bit 0 (en d'autres termes, pour inhiber l'écriture d'un bit 1), la même quantité de courant est également envoyée via la ligne d'inhibition. Cela réduit le courant net circulant dans le noyau respectif à la moitié du courant sélectionné, inhibant le changement de polarité.

Le temps d'accès plus le temps de réécriture est le temps de cycle de la mémoire .

Le fil Sense n'est utilisé que pendant la lecture, et le fil Inhibit n'est utilisé que pendant l'écriture. Pour cette raison, les systèmes centraux ultérieurs combinaient les deux en un seul fil et utilisaient des circuits dans le contrôleur de mémoire pour changer la fonction du fil.

Les contrôleurs de mémoire de base ont été conçus pour que chaque lecture soit immédiatement suivie d'une écriture (parce que la lecture forçait tous les bits à 0, et parce que l'écriture supposait que cela s'était produit). Les ordinateurs ont commencé à profiter de ce fait. Par exemple, une valeur en mémoire pourrait être lue et incrémentée (comme par exemple par l' AOSinstruction sur le PDP-6 ) presque aussi rapidement qu'elle pourrait être lue ; le matériel a simplement incrémenté la valeur entre la phase de lecture et la phase d'écriture d'un seul cycle de mémoire (en signalant peut-être au contrôleur de mémoire de s'arrêter brièvement au milieu du cycle). Cela peut être deux fois plus rapide que le processus d'obtention de la valeur avec un cycle de lecture-écriture, d'incrémentation de la valeur dans un registre de processeur, puis d'écriture de la nouvelle valeur avec un autre cycle de lecture-écriture.

Autres formes de mémoire centrale

Un plan de 10,8 × 10,8 cm de mémoire à noyau magnétique avec 64 x 64 bits (4 Ko), tel qu'utilisé dans un CDC 6600 . L'encart montre l' architecture de la ligne de mots avec deux fils par bit

La mémoire de base de la ligne de mots était souvent utilisée pour fournir une mémoire de registre. Les autres noms de ce type sont sélection linéaire et 2-D . Cette forme de mémoire centrale généralement tissé trois fils dans chaque noyau sur le plan, en lecture de mot , écriture de mots et de sens / écriture bit . Pour lire ou effacer des mots, le courant complet est appliqué à une ou plusieurs lignes de lecture de mots ; cela efface les noyaux sélectionnés et tous ceux qui basculent induisent des impulsions de tension dans leurs lignes de détection/écriture de bits . Pour la lecture, normalement une seule ligne de lecture de mot serait sélectionnée ; mais pour effacer, plusieurs lignes de lecture de mots peuvent être sélectionnées tandis que les lignes de détection/écriture de bits sont ignorées. Pour écrire des mots, le demi-courant est appliqué à une ou plusieurs lignes d' écriture de mot , et le demi-courant est appliqué à chaque ligne de détection/écriture de bit pour un bit à définir. Dans certaines conceptions, les lignes de lecture de mots et d' écriture de mots étaient combinées en un seul fil, résultant en une matrice mémoire avec seulement deux fils par bit. Pour l'écriture, plusieurs lignes d' écriture de mots peuvent être sélectionnées. Cela offrait un avantage de performance par rapport au courant coïncident de ligne X/Y dans la mesure où plusieurs mots pouvaient être effacés ou écrits avec la même valeur en un seul cycle. Le jeu de registres d'une machine typique n'utilisait généralement qu'un petit plan de cette forme de mémoire centrale. Certaines mémoires très volumineuses ont été construites avec cette technologie, par exemple la mémoire auxiliaire Extended Core Storage (ECS) dans le CDC 6600 , qui comptait jusqu'à 2 millions de mots de 60 bits.

Une autre forme de mémoire de base appelée mémoire de corde de base fournissait un stockage en lecture seule . Dans ce cas, les noyaux, qui avaient des matériaux magnétiques plus linéaires, servaient simplement de transformateurs ; aucune information n'a été réellement stockée magnétiquement dans les noyaux individuels. Chaque morceau du mot avait un noyau. La lecture du contenu d'une adresse mémoire donnée générait une impulsion de courant dans un fil correspondant à cette adresse. Chaque fil d'adresse était enfilé soit à travers un noyau pour signifier un binaire [1], soit autour de l'extérieur de ce noyau, pour signifier un binaire [0]. Comme prévu, les cœurs étaient physiquement beaucoup plus gros que ceux de la mémoire à cœur en lecture-écriture. Ce type de mémoire était exceptionnellement fiable. L' ordinateur de guidage Apollo utilisé pour les alunissages de la NASA en est un exemple .

Caractéristiques physiques

Cette carte microSDHC contient 8 milliards d'octets (8 Go). Il repose sur une section de mémoire à noyau magnétique qui utilise 64 noyaux pour contenir huit octets. La carte microSDHC contient plus d'un milliard de fois plus d'octets dans beaucoup moins d'espace physique.
Mémoire à noyau magnétique, 18 × 24 bits, avec un quart américain pour l'échelle
Gros plan sur la mémoire à noyau magnétique
À un angle

Les performances des premières mémoires principales peuvent être caractérisées en termes d'aujourd'hui comme étant très grossièrement comparables à une fréquence d'horloge de 1 MHz (équivalent aux ordinateurs personnels du début des années 1980, comme l' Apple II et le Commodore 64 ). Les premiers systèmes de mémoire centrale avaient des temps de cycle d'environ 6 µs , qui étaient tombés à 1,2 µs au début des années 1970, et au milieu des années 70, ils étaient tombés à 600 ns (0,6 µs). Certaines conceptions avaient des performances nettement plus élevées : le CDC 6600 avait un temps de cycle de mémoire de 1,0 µs en 1964, en utilisant des noyaux qui nécessitaient un courant de demi-sélection de 200 mA. Tout a été fait pour diminuer les temps d'accès et augmenter les débits de données (bande passante), y compris l'utilisation simultanée de plusieurs grilles de cœur, stockant chacune un bit d'un mot de données. Par exemple, une machine peut utiliser 32 grilles de cœur avec un seul bit du mot de 32 bits dans chacune, et le contrôleur peut accéder à l'intégralité du mot de 32 bits en un seul cycle de lecture/écriture.

La mémoire centrale est un stockage non volatile - elle peut conserver son contenu indéfiniment sans alimentation. Il est également relativement peu affecté par les IEM et les radiations. Il s'agissait d'avantages importants pour certaines applications telles que les contrôleurs programmables industriels de première génération , les installations militaires et les véhicules comme les avions de combat , ainsi que les engins spatiaux , et ont conduit à l'utilisation du noyau pendant plusieurs années après la disponibilité de la mémoire MOS à semi - conducteur (voir aussi MOSFET ) . Par exemple, la navette spatiale IBM AP-101B ordinateurs de vol utilisé la mémoire centrale, qui a conservé le contenu de la mémoire même à travers le Challenger " désintégration et plongeon subséquente s dans la mer en 1986. Une autre caractéristique de base au début était que la force coercitive était très sensible à la température; le courant de demi-sélection approprié à une température n'est pas le courant de demi-sélection approprié à une autre température. Ainsi, un contrôleur de mémoire comprendrait un capteur de température (généralement une thermistance ) pour ajuster correctement les niveaux de courant aux changements de température. Un exemple de ceci est la mémoire centrale utilisée par Digital Equipment Corporation pour leur ordinateur PDP-1 ; cette stratégie s'est poursuivie à travers tous les systèmes de mémoire centrale de suivi construits par DEC pour leur gamme PDP d'ordinateurs refroidis par air. Une autre méthode de gestion de la sensibilité à la température consistait à enfermer le noyau magnétique « pile » dans un four à température contrôlée. Des exemples en sont la mémoire centrale à air chauffé de l' IBM 1620 (qui peut prendre jusqu'à 30 minutes pour atteindre la température de fonctionnement , environ 106 °F (41 °C) et la mémoire centrale à bain d'huile chauffée de l' IBM 7090 , les premiers IBM 7094 et IBM 7030 .

Le noyau était chauffé au lieu d'être refroidi parce que l'exigence principale était une température constante , et il était plus facile (et moins cher) de maintenir une température constante bien au-dessus de la température ambiante qu'une température égale ou inférieure à celle-ci.

En 1980, le prix d'une carte mémoire principale de 16 kW ( kiloword , équivalent à 32 Ko) qui s'intégrait dans un ordinateur DEC Q-bus était d'environ 3 000 $ US . À cette époque, le réseau de noyaux et l'électronique de support tenaient sur une seule carte de circuit imprimé d'environ 25 × 20 cm, le réseau de noyaux était monté à quelques mm au-dessus du PCB et était protégé par une plaque en métal ou en plastique.

Le diagnostic des problèmes matériels dans la mémoire centrale nécessitait l'exécution de programmes de diagnostic chronophages. Alors qu'un test rapide vérifiait si chaque bit pouvait contenir un un et un zéro, ces diagnostics testaient la mémoire centrale avec les modèles les plus défavorables et devaient s'exécuter pendant plusieurs heures. Comme la plupart des ordinateurs n'avaient qu'une carte mémoire à un seul cœur, ces diagnostics se déplaçaient également dans la mémoire, permettant de tester chaque bit. Un test avancé a été appelé " test de Schmoo " dans lequel les courants de demi-sélection ont été modifiés ainsi que l'heure à laquelle la ligne de détection a été testée (" stroboscopique "). Le tracé des données de ce test semblait ressembler à un personnage de dessin animé appelé « Schmoo », et le nom est resté. Dans de nombreuses occasions, les erreurs pouvaient être résolues en tapotant doucement la carte de circuit imprimé avec le réseau de noyaux sur une table. Cela a légèrement modifié la position des noyaux le long des fils qui les traversaient et pourrait résoudre le problème. La procédure était rarement nécessaire, car la mémoire centrale s'est avérée très fiable par rapport aux autres composants informatiques de l'époque.

Voir également

Les références

Brevets

  • Brevet américain 2 667 542 « Dispositif de connexion électrique » (commutateur matriciel avec des noyaux de fer qui fonctionnent comme un commutateur de point de croisement. Une série d'entrées de signaux analogiques ou téléphoniques X peut être acheminée vers les sorties Y.), déposé en septembre 1951, publié en janvier 1954
  • Brevet américain 2 708 722 « Dispositifs de contrôle de transfert d'impulsions », An Wang déposé en octobre 1949, délivré en mai 1955
  • Brevet américain 2 736 880 "Dispositif de stockage d'informations numériques multicoordonnées" (système à courant coïncident), Jay Forrester déposé en mai 1951, délivré le 28 février 1956
  • Brevet américain 2 970 291 "Electronic Relay Circuit" (Le brevet note "Mon invention concerne des circuits électriques employant des relais...") déposé le 28 mai 1947, délivré le 31 janvier 1961.
  • Brevet américain 2 992 414 « Transformateur de mémoire » (Le brevet indique que « Mon invention concerne les circuits de relais électriques et plus particulièrement les transformateurs améliorés pour y être utilisés. ») déposé le 29 mai 1947, délivré le 11 juillet 1961.
  • Brevet américain 3 161 861 "Magnetic core memory" (améliorations) Ken Olsen déposé en novembre 1959, délivré en décembre 1964
  • Brevet américain 3 264 713 "Method of Making Memory Core Structures" (Le brevet note "Cette invention concerne des dispositifs de mémoire magnétique, et plus particulièrement une nouvelle structure de noyau de mémoire améliorée et une méthode de fabrication de celle-ci...") déposé le 30 janvier 1962 , publié le 9 août 1966.
  • Brevet américain 3 421 152 « Système de mémoire magnétique à sélection linéaire et ses commandes », WJ Mahoney, délivré le 7 janvier 1969
  • Brevet américain 4 161 037 « Mémoire à noyau en ferrite » (production automatisée), juillet 1979
  • Brevet américain 4 464 752 "Multiple event hardened core memory" (protection contre les radiations), août 1984

Liens externes