MIPS de Stanford - Stanford MIPS

MIPS , un acronyme pour Microprocessor without Interlocked Pipeline Stages , était un projet de recherche mené par John L. Hennessy à l'Université de Stanford entre 1981 et 1984. MIPS a étudié un type d' architecture de jeu d'instructions (ISA) maintenant appelé Ordinateur à jeu d'instructions réduit (RISC), sa mise en œuvre en tant que microprocesseur avec une technologie de semi-conducteurs à intégration à très grande échelle (VLSI) , et l'exploitation efficace des architectures RISC avec des compilateurs optimisants . MIPS, avec l' IBM 801 et Berkeley RISC , étaient les trois projets de recherche qui ont lancé et popularisé la technologie RISC au milieu des années 1980. En reconnaissance de l'impact de MIPS sur l'informatique, Hennessey a reçu la médaille IEEE John von Neumann en 2000 par l' IEEE (partagée avec David A. Patterson ), le prix Eckert-Mauchly en 2001 par l' Association for Computing Machinery , le Seymour Cray Computer Engineering Award en 2001 par l' IEEE Computer Society , et, toujours avec David Patterson, le Turing Award en 2017 par l'ACM.

Le projet a été lancé en 1981 en réponse à des rapports de projets similaires chez IBM (le 801 ) et l' Université de Californie à Berkeley (le RISC ). MIPS a été mené par Hennessy et ses étudiants diplômés jusqu'à sa conclusion en 1984. Hennessey a fondé MIPS Computer Systems la même année pour commercialiser la technologie développée par le projet. En 1985, MIPS Computer Systems a annoncé un nouvel ISA, également appelé MIPS , et sa première implémentation, le microprocesseur R2000 . Le MIPS ISA commercial et ses implémentations ont continué à être largement utilisés, apparaissant dans les ordinateurs embarqués, les ordinateurs personnels, les stations de travail, les serveurs et les superordinateurs. Depuis mai 2017, le MIPS ISA commercial appartient à Imagination Technologies et est principalement utilisé dans les ordinateurs embarqués. À la fin des années 1980, un projet de suivi appelé MIPS-X a été mené par Hennessy à Stanford.

Le MIPS ISA était basé sur un mot de 32 bits. Il prenait en charge l'adressage 32 bits et était adressé par mot. Il s'agissait d'une architecture de chargement/stockage — toutes les références à la mémoire utilisaient des instructions de chargement et de stockage qui copiaient les données entre la mémoire principale et 32 registres à usage général (GPR). Toutes les autres instructions, telles que l'arithmétique des nombres entiers, opéraient sur les GPR. Il possédait un jeu d'instructions de base composé d'instructions pour le flux de contrôle , l'arithmétique des nombres entiers et les opérations logiques. Pour minimiser les blocages du pipeline, toutes les instructions, à l'exception du chargement et du stockage, devaient être exécutées en un seul cycle d'horloge . Il n'y avait pas d'instructions pour la multiplication ou la division d'entiers, ni d'opérations pour les nombres à virgule flottante . L'architecture a exposé tous les risques causés par le pipeline à cinq étages avec des créneaux de retard . Le compilateur a programmé des instructions pour éviter les risques résultant d'un calcul incorrect tout en garantissant simultanément que le code généré réduisait le temps d'exécution. Les instructions MIPS ont une longueur de 16 ou 32 bits. La décision d'exposer tous les dangers a été motivée par le désir de maximiser les performances en minimisant les chemins critiques, que les circuits de verrouillage allongeaient. Les instructions ont été emballées dans des mots d'instruction de 32 bits (comme MIPS est adressé par mot). Un mot d'instruction de 32 bits peut contenir deux opérations de 16 bits. Ceux-ci ont été inclus pour réduire la taille du code machine. Le microprocesseur MIPS a été implémenté en logique NMOS .

Les références

• Tanenbaum, Andrew S (1990). Organisation informatique structurée (5 éd.). Bibcode : 1990sco..book ..... T .
• Stalles, William. Organisation et architecture informatiques : conception pour la performance (9 éd.).
• Tabak, Daniel (1987). Architecture RISC . Recherche Études Presse. p. 60-68.