Série UNIVAC 1100/2200 - UNIVAC 1100/2200 series

UNIVAC 1100/80

La série UNIVAC 1100/2200 est une série de systèmes informatiques compatibles 36 bits , commençant par l' UNIVAC 1107 en 1962, initialement fabriqués par Sperry Rand . La série continue d'être prise en charge aujourd'hui par Unisys Corporation sous le nom de ClearPath Dorado Series. Le numéro de modèle à semi-conducteurs 1107 était dans le même ordre que les premiers ordinateurs à tube à vide , mais les premiers ordinateurs n'étaient pas compatibles avec les successeurs à semi-conducteurs.

Architecture

Formats de données

  • Point fixe , entier ou fractionnaire
    • Mot entier - 36 bits ( complément à un )
    • Demi-mot - deux champs de 18 bits par mot (non signé ou complément à un)
    • Troisième mot - trois champs de 12 bits par mot (complément à un)
    • Quart de mot – quatre champs de 9 bits par mot (non signés)
    • Sixième mot - six champs de 6 bits par mot (non signé)
  • Point flottant
    • Simple précision – 36 bits : bit de signe, caractéristique 8 bits, mantisse 27 bits
    • Double précision – 72 bits : bit de signe, caractéristique 11 bits, mantisse 60 bits
  • Alphanumérique
    • FIELDATA – Variante de code UNIVAC à 6 bits (pas de caractères minuscules) six caractères dans chaque mot de 36 bits. (FIELDATA était à l'origine un code à sept bits dont seulement 64 positions de code (occupant six bits) étaient formellement définies.)
    • ASCII - 9 bits par caractère (les huit les plus à droite utilisés pour un caractère ASCII) quatre caractères dans chaque mot de 36 bits

Format d'instructions

Les instructions ont une longueur de 36 bits avec les champs suivants :

f (6 bits) - désignateur de fonction ( opcode ),
j (4 bits) - désignateur de mot partiel, désignateur de registre J ou désignateur de fonction mineure,
a (4 bits) - désignateur de registre (A, X ou R) ou désignateur d'E/S,
x (4 bits) - indicateur de registre d'index (X),
h (1 bit ) - indicateur d'incrément de registre d'index,
i (1 bit) - indicateur d'adresse indirecte,
u (16 bits) - indicatif d'adresse ou d'opérande.

Registres

Adresse S'inscrire Contenu
000 Inutilisé Inutilisé
001 X1 Incrément Modificateur
... ... Incrément Modificateur
013 X11 Incrément Modificateur
014 X12/A0 Chevauchement (X ou A)
... ... Chevauchement (X ou A)
017 X15/A3 Chevauchement (X ou A)
020 A4 Accumulateur
... ... Accumulateur
033 A15 Accumulateur
034 A15+1 Non affecté (A)
... ... Non affecté (A)
037 A15+4 Non affecté (A)
... Exécutif Exécutif protégé
101 R1 Spécial (R)
... ... Spécial (R)
117 R15 Spécial (R)
... Exécutif Exécutif protégé
177 Exécutif Exécutif protégé

Les 128 registres de la « pile de registres généraux » à grande vitesse (les « registres de circuits intégrés » sur les modèles UNIVAC 1108 et UNIVAC 1106 ) correspondent à l'espace de données actuel dans la mémoire principale en commençant à l'adresse mémoire zéro. Ces registres comprennent à la fois des copies utilisateur et exécutives des registres A, X, R et J et de nombreux registres exécutifs de fonctions spéciales.

Le tableau de droite présente les adresses (en octal ) des registres utilisateurs.

Il y a 15 registres d'index (X1 ... X15), 16 accumulateurs (A0 ... A15) et 15 registres d'utilisateurs de fonctions spéciales (R1 .. R15). Les 4 registres J et les 3 "registres de transfert" sont des utilisations de certains des registres R à fonction spéciale.

Une caractéristique intéressante est que les quatre derniers registres d'index (X12 ... X15) et les quatre premiers accumulateurs (A0 ... A3) se chevauchent, permettant aux données d'être interprétées dans les deux sens dans ces registres. Il en résulte également quatre accumulateurs non affectés (A15+1 ... A15+4) qui ne sont accessibles que par leur adresse mémoire (les instructions à double mot sur A15 fonctionnent sur A15+1).

Machines à tubes sous vide non compatibles entre elles

Avant l'UNIVAC 1107, UNIVAC produisait plusieurs machines à tube à vide avec des numéros de modèle de 1101 à 1105. Ces machines avaient des architectures et des tailles de mots différentes et n'étaient pas compatibles entre elles ou avec la 1107 et ses successeurs. Ils utilisaient tous des tubes à vide et beaucoup utilisaient une mémoire à tambour comme mémoire principale. Certains ont été conçus par Engineering Research Associates (ERA) qui a ensuite été acheté et fusionné avec la société UNIVAC.

L' UNIVAC 1101 , ou ERA 1101, était un système informatique conçu par ERA et construit par la société Remington Rand dans les années 1950. Il n'a jamais été vendu dans le commerce. Il a été développé dans le cadre du projet Navy 13, qui est 1101 en binaire. L' UNIVAC 1102 ou ERA 1102 a été conçu par Engineering Research Associates pour l'US Air Force. L' UNIVAC 1103 36 bits a été introduit en 1953 et une version améliorée ( UNIVAC 1103A ) a été publiée en 1956. Ce fut le premier ordinateur commercial à utiliser la mémoire centrale au lieu du tube Williams . L' UNIVAC 1105 était le successeur du 1103A et a été introduit en 1958.

Le système UNIVAC 1104 était une version 30 bits du 1103 construit pour Westinghouse Electric , en 1957, pour être utilisé dans le programme de missiles BOMARC . Cependant, au moment où le BOMARC a été déployé dans les années 1960, un ordinateur plus moderne (une version de l' AN/USQ-20 , désigné le G-40) avait remplacé l'UNIVAC 1104.

Série compatible UNIVAC 1100

Ces machines avaient une architecture et une taille de mot communes. Ils utilisaient tous de l' électronique transistorisée et des circuits intégrés . Les premières machines utilisaient une mémoire centrale (la 1110 utilisait une mémoire à fil plaqué ) jusqu'à ce qu'elle soit remplacée par une mémoire à semi-conducteur en 1975.

1107

L'UNIVAC 1107 a été le premier membre à semi-conducteurs de la série d'ordinateurs UNIVAC 1100 de Sperry Univac, introduite en octobre 1962. Il était également connu sous le nom d' ordinateur à couche mince en raison de son utilisation d' une mémoire à couche mince pour le stockage de ses registres . Il s'agissait d'un changement d'architecture marqué : contrairement aux modèles précédents, ce n'était pas une machine à deux adresses stricte : c'était une machine à une seule adresse avec jusqu'à 65 536 mots de mémoire centrale de 36 bits. Les registres de la machine étaient stockés dans 128 mots de mémoire à couche mince , une forme plus rapide de stockage magnétique. Avec six cycles de mémoire à couche mince par cycle de mémoire principale de 4 microsecondes, l'indexation des adresses a été effectuée sans pénalité de temps de cycle. Seuls 36 systèmes ont été vendus.

La mémoire centrale était disponible en 16 384 mots de 36 bits dans une seule banque ; ou par incréments de 16 384 mots jusqu'à un maximum de 65 536 mots dans deux banques accessibles séparément. Avec un temps de cycle de 4 microsecondes, le temps de cycle effectif était de 2 microsecondes lorsque les accès aux instructions et aux données se chevauchaient dans deux banques.

La pile de registres généraux de la mémoire à couche mince de 128 mots (16 chacun arithmétique, index et répétition avec quelques-uns en commun) avait un temps d'accès de 300 nanosecondes avec un temps de cycle complet de 600 nanosecondes. Six cycles de mémoire à couche mince par cycle de mémoire de base et des circuits d'addition rapide ont permis l'indexation d'adresse mémoire dans le cycle de mémoire de base d'instruction en cours et également la modification de la valeur d'index (les 18 bits supérieurs signés ont été ajoutés aux 18 bits inférieurs) dans le registre d'index (16 étaient disponibles). Les 16 canaux d' entrée/sortie (E/S) utilisaient également des emplacements de mémoire à couche mince pour les registres d'emplacement de mémoire d'E/S directement vers la mémoire. Les programmes n'ont pas pu être exécutés à partir d'emplacements de mémoire à couche mince inutilisés.

Les lecteurs de bande UNISERVO IIA et UNISERVO III étaient pris en charge, les deux pouvant utiliser une bande métallique (UNIVAC I) ou mylar .

L' unité de mémoire à tambour FH880 était également prise en charge en tant que support de spoulage et de stockage de fichiers. Tournant à 1800 tr/min, il stockait environ 300 000 mots de 36 bits.

Le 1107, sans aucun périphérique, pesait environ 5 200 livres (2,6 tonnes courtes; 2,4 t).

Univac a fourni un système d'exploitation par lots, EXEC I . Computer Sciences Corporation a été engagé pour fournir un puissant compilateur d' optimisation Fortran IV , un assembleur nommé SLEUTH avec des capacités de macros sophistiquées et un chargeur de liaison très flexible .

1108

Un Univac 1108 utilisé pour traiter le recensement des États-Unis de 1970

Le 1108 a été introduit en 1964. Les circuits intégrés ont remplacé la mémoire à couche mince que l' UNIVAC 1107 utilisait pour le stockage des registres . Des cœurs plus petits et plus rapides , par rapport au 1107, ont été utilisés pour la mémoire principale .

En plus des composants plus rapides, deux améliorations de conception significatives ont été incorporées : des registres de base et des instructions matérielles supplémentaires. Les deux registres de base de 18 bits (un pour le stockage des instructions et un pour le stockage des données) permettaient une relocalisation dynamique : lorsqu'un programme était échangé dans et hors de la mémoire principale, ses instructions et ses données pouvaient être placées n'importe où à chaque fois qu'il était rechargé. Pour prendre en charge la multiprogrammation, le 1108 avait une protection mémoire utilisant deux registres de base et de limite, avec une résolution de 512 mots. L'une s'appelait I-bank ou banque d'instructions, et l'autre D-bank ou banque de données. Si la banque I et la banque D d'un programme étaient placées dans des banques physiques de mémoire différentes, un avantage d'une demi-microseconde s'accumulait, appelé "synchronisation de banque alternative". Le 1108 a également introduit le registre d'état du processeur, ou PSR. En plus de contrôler les registres de base, il incluait divers "bits" de contrôle qui activaient les diverses fonctionnalités de protection du stockage, autorisaient la sélection de l'ensemble utilisateur ou exécutable des registres A, X et R et activaient le "mode de garde" pour les programmes utilisateur. Le mode de garde empêchait les programmes utilisateur d'exécuter des instructions "privilégées" exécutives uniquement et d'accéder à des emplacements de mémoire en dehors de la mémoire allouée au programme.

1108 instructions matérielles supplémentaires comprenaient des instructions d' arithmétique double précision , de chargement de mots doubles, de stockage et de comparaison. Le processeur peut avoir jusqu'à 16 canaux d' entrée/sortie pour les périphériques. Le processeur 1108 était, à l'exception de la pile ICR (registre de contrôle intégré) de 128 mots (200 octaux), entièrement implémenté via des cartes logiques à composants discrets, chacune avec un connecteur haute densité à 55 broches, qui s'interface avec un fil de machine enroulé fond de panier. Un câblage supplémentaire à paires torsadées appliqué à la main a été utilisé pour mettre en œuvre des connexions de fond de panier avec une synchronisation sensible, des connexions entre des fonds de panier enveloppés de fil machine et des connexions au panneau de connecteurs de canal d'E/S dans la partie inférieure de l'armoire CPU. La pile ICR (Integrated Control Register) a été implémentée avec une "nouvelle" technologie de circuit intégré , remplaçant les registres à couche mince sur le 1107. L'ICR se composait de 128 bits de 38 bits, avec un demi-mot de Parity Bit calculé et vérifié à chaque accès. L'ICR était logiquement les 128 premières adresses mémoire (200 Octal), mais était contenue dans le CPU. La mémoire centrale était contenue dans une ou plusieurs armoires séparées et consistait en deux modules séparés de 32K, pour une capacité totale de 64K mots de 38 bits (données de 36 bits et un bit de parité pour chaque moitié de 18 bits). mot). Le temps de cycle de base de la mémoire centrale était de 750 ns et les circuits de prise en charge ont été implémentés avec la même technologie de carte de circuit/fond de panier que le processeur 1108.

Tout comme les premiers systèmes UNIVAC 1108 étaient livrés en 1965, Sperry Rand a annoncé l' UNIVAC 1108 II (également connu sous le nom d' UNIVAC 1108A ) qui prenait en charge le multitraitement : jusqu'à trois CPU , quatre banques de mémoire totalisant 262 144 mots et deux contrôleurs d'entrée/sortie (IOC). Avec tout occupé, cinq activités pourraient se dérouler en même temps : trois programmes exécutés dans les CPU et deux processus d'entrée/sortie dans les IOC. Une instruction supplémentaire a été incorporée : test-and-set , pour assurer la synchronisation entre les processeurs.

Bien qu'une étude interne de 1964 n'ait indiqué qu'environ 43 processeurs pourraient se vendre, au total, 296 processeurs ont été produits.

Le 1108 II, ou 1108A, était la première machine multiprocesseur de la série, capable d'être étendue à trois CPU et deux IOC (Input/Output Control Units). Pour prendre en charge cela, il avait jusqu'à 262 144 mots (quatre armoires) de mémoire principale à huit ports : des chemins d'instructions et de données séparés pour chaque CPU, et un chemin pour chaque IOC. La mémoire était organisée en banques physiques de 65 536 mots, avec des ports pairs et impairs séparés dans chaque banque. Le jeu d'instructions était très similaire à celui du 1107, mais comprenait des instructions supplémentaires, notamment l'instruction « Test and Set » pour la synchronisation multiprocesseur. Certains modèles du 1108 ont mis en œuvre la possibilité de diviser les mots en quatre octets de neuf bits, permettant l'utilisation de caractères ASCII . La plupart des configurations 1108A comprenaient un ou deux processeurs, chacun avec huit ou (en option) 16 canaux d'E/S parallèles de 36 bits, et deux ou trois armoires de mémoire de 64 Ko. Trois systèmes CPU, avec quatre armoires de mémoire de base étaient l'exception en raison de considérations de coût. L'IOC était une armoire séparée qui contenait 8 ou (en option) 16 canaux d'E/S supplémentaires pour prendre en charge les configurations avec des exigences de stockage de masse très importantes. Un nombre très limité d'IOC a été produit, United Air Lines (UAL) étant le principal client.

Le processeur UNIVAC Array, ou UAP, a été produit en nombre encore plus limité que l'IOC. Il s'agissait d'un coprocesseur mathématique autonome et personnalisé du système 1108A. L'UAP, à son niveau le plus élémentaire, se composait de quatre unités arithmétiques 1108A et des circuits de commande associés, contenus dans une armoire autonome presque identique à l'UC 1108A. L'UAP était physiquement et logiquement situé entre deux systèmes multiprocesseurs 1108A. Il était capable de s'adresser et de s'interfacer directement avec les quatre armoires de mémoire de 65 Ko de deux systèmes 1108A indépendants. Il était capable d'exécuter un certain nombre d'instructions de traitement de matrice, la plus importante étant la transformée de Fourier rapide (FFT). À un niveau simplifié, l'un des processeurs 1108A déplacerait les tableaux de données dans la mémoire centrale et enverrait à l'UAP un paquet d'instructions contenant la fonction à exécuter et les adresses mémoire du ou des tableaux de données, sur un canal d'E/S standard. L'UAP effectuerait alors l'opération, totalement indépendante de la ou des CPU, et, une fois l'opération terminée, "interromprait" la CPU d'origine via le canal d'E/S. Un très petit nombre de PAN ont été construits, Shell Oil Company étant (probablement) le seul client. Les UAP ont été installés dans le centre de données de Shell à Houston et ont été utilisés pour traiter les données sismiques.

Lorsque Sperry Rand a remplacé la mémoire centrale par une mémoire à semi-conducteurs , la même machine a été lancée comme l' UNIVAC 1100/20 . Dans cette nouvelle convention de nommage, le dernier chiffre représentait le nombre de processeurs (par exemple, 1100/22 était un système avec deux processeurs) dans le système.

1106

Les machines 1107 et les premières 1108 étaient destinées à la communauté de l'ingénierie/informatique scientifique, à tel point que le groupe d'utilisateurs de la série 1100 a été nommé UNIVAC Scientific Exchange, ou USE. Les systèmes d'exploitation étaient orientés batch, FORTRAN et (dans une moindre mesure) ALGOL étant les langages les plus couramment utilisés. À mesure que le marché de l'informatique commerciale devenait plus mature, ces systèmes d'exploitation n'étaient plus en mesure de répondre à la demande croissante d'informatique commerciale, où les applications étaient généralement écrites en COBOL . UNIVAC a répondu à cette évolution du marché avec le système multiprocesseur 1108A et avec le système d'exploitation EXEC 8 . Là où les programmes d'ingénierie et scientifiques pouvaient souvent être « liés au calcul » (c'est-à-dire utilisant l'intégralité du processeur et de la mémoire centrale), les applications commerciales, généralement écrites en COBOL, étaient presque toujours « liées aux E/S » (c'est-à-dire qu'elles attendaient la fin des opérations d'E/S). ). L'instrumentation du système d'exploitation EXEC 8 a montré que, dans une configuration multiprocesseur 1108A, le ou les processeurs étaient souvent dans la "boucle inactive" jusqu'à 50 % du temps (voir note ci-dessous). Étant donné que les performances du processeur n'étaient pas un problème dans ces applications, il était logique sur le plan commercial de créer un système moins coûteux et moins performant pour répondre au marché commercial en croissance rapide.

L'UNIVAC 1106 a été introduit en décembre 1969 et était absolument identique à l'UNIVAC 1108, à la fois physiquement et dans le jeu d'instructions . Comme le 1108, il était multiprocesseur, bien qu'il semble qu'il n'ait jamais été fourni avec plus de deux processeurs et ne prenait pas en charge les IOC. En fait, la seule différence entre un processeur 1108A et un processeur 1106 était quelques cartes de synchronisation. Afin de réduire les coûts, un processeur 1106 peut être commandé avec aussi peu que quatre canaux de mots. Cela signifiait que seuls trois canaux d'E/S étaient disponibles pour les sous-systèmes périphériques, car le canal 15 (le canal portant le numéro le plus élevé) était toujours, dans les systèmes 1106 et 1108, dédié à la console de l'opérateur. Les premières versions de l'UNIVAC 1106 étaient simplement des systèmes UNIVAC 1108 à demi-vitesse. Plus tard, Sperry Univac a utilisé un système de mémoire différent qui était intrinsèquement plus lent et moins cher que celui de l'UNIVAC 1108. Sperry Univac a vendu un total de 338 processeurs dans 1106 systèmes.

Lorsque Sperry Rand a remplacé la mémoire centrale par une mémoire à semi-conducteurs , la même machine a été lancée comme l' UNIVAC 1100/10 .

  • Remarque : EXEC 8 Idle Loop - la "Idle Loop" a été saisie lorsqu'une CPU n'avait aucune tâche disponible à exécuter (généralement en attendant la fin d'une opération d'E/S). Une description simplifiée est que la CPU a exécuté un bloc-transfert (code opération 022) de la pile ICR (les 0200 premières adresses de mémoire) vers les mêmes adresses. Étant donné que la pile ICR était contenue dans le processeur, cela a minimisé l'utilisation des cycles de mémoire de base, les libérant pour les processeurs actifs.

1110

L'UNIVAC 1110 était le quatrième membre de la série, introduit en 1972.

L'UNIVAC 1110 avait une prise en charge améliorée du multitraitement : un accès mémoire à seize voies permettait jusqu'à six CAU (Command Arithmetic Unit, le nouveau nom du CPU et ainsi appelé parce que le CAU n'avait plus de capacité d'E/S) et quatre IOAU (Input Output Access Unités, le nom des unités séparées qui ont exécuté les programmes des canaux d'E/S). Le 1110 CAU a étendu la plage d'adresses mémoire de 18 bits (1108 et 1106) à 24 bits, permettant jusqu'à 16 millions de mots de mémoire adressable. La mémoire centrale utilisée sur les systèmes 1108/1106 a été remplacée par une mémoire à fil plaqué plus rapide . Chaque armoire de mémoire contenait huit modules de mémoire à fil plaqué 8K indépendants, ou 64K pour l'ensemble de l'armoire. Comme avec le 1108/1106, il y avait un maximum de quatre armoires 64K par système. Le 1110 disposait également d'armoires à « mémoire étendue » accessibles dans un arrangement « en guirlande » pour augmenter le stockage principal. Il était possible d'utiliser les armoires mémoire 1108 64K core comme stockage étendu, mais dans la plupart des systèmes utilisés, les armoires mémoire 131K plus grandes et moins chères du système 1106. Jusqu'à huit armoires de mémoire étendue étaient autorisées, pour un maximum d'un million de mots de stockage étendu. Un ESC (Extended Storage Controller) était requis pour chaque paire d'armoires mémoire afin de fournir la connexion physique et la traduction d'adresse à partir des 1110 CAU et IOAU.

La configuration minimale pour un système 1110 était de deux CAU et une IOAU. La configuration la plus grande, 6x4, n'était utilisée que par la NASA . Le 1110 CAU a été le premier processeur pipeline conçu par UNIVAC. La CAU peut avoir jusqu'à quatre instructions à divers stades d'exécution à un instant donné. L'IOAU était complètement séparé, à la fois physiquement et logiquement, de la CAU, et avait son propre chemin d'accès aux divers modules de mémoire principaux et étendus. Cela a permis aux opérations d'E/S d'être indépendantes des opérations de calcul, de ne plus "voler" les cycles de mémoire des CAU. L'IOAU comprenait 8 (éventuellement 16 ou 24) canaux de mots 36 bits compatibles 1108/1106, ainsi que le panneau de maintenance matérielle. Les photos/illustrations d'un système 1110 typique montraient le panneau de maintenance de l'IOAU, car l'armoire CAU n'avait pas de voyants lumineux. Le panneau de maintenance de l'IOAU peut afficher les différents registres CAU d'une ou deux CAU associées. Le 1110 CAU a également introduit une extension au jeu d'instructions « Instructions par octet ». Les principaux composants du système 1110, les armoires CAU, IOAU et de la mémoire principale, ont été conçus en utilisant les mêmes connecteurs de carte haute densité à 55 broches et le(s) fond de panier enroulé(s) de fil machine que le 1108/1106. La logique à composants discrets utilisée par les anciens systèmes a été remplacée par des circuits intégrés à logique transistor-transistor (TTL) (voir la note ci-dessous). Le CAU était une unité extrêmement complexe, utilisant plus de 1000 cartes.

Lorsque Sperry Rand a remplacé la mémoire à fil plaqué par une mémoire à semi-conducteurs , la même machine a été lancée comme l' UNIVAC 1100/40 . Dans cette nouvelle convention de nommage, le dernier chiffre représentait le nombre de processeurs dans le système. Le 1100/40 utilisait une nouvelle armoire de mémoire principale, remplaçant les modules de mémoire à fil plaqué de 8K par des modules de RAM statiques de 16K (basés sur des puces de RAM statiques de 1024x1 bits), pour un total de 131K par armoire. Cela a permis d'étendre la mémoire principale à un maximum de 524 Ko. Comme avec le 1110, le 1100/40 CAU avait quatre registres de base et de limite, donc un programme pouvait accéder à quatre banques de 64k. De nouvelles instructions ont été ajoutées pour permettre à un programme de modifier le contenu des banques, plutôt que les banques étant fixées lorsque le programme a été préparé

Sperry Rand a vendu un total de 290 processeurs dans 1110 systèmes.

Remarque : les circuits intégrés TTL utilisés dans les armoires 1110 (1100/40) CAU, IOAU et Main Memory étaient des DIP en céramique à 14 broches , où les broches 4 et 10 étaient respectivement de +5 volts et de masse : à la pointe de la technologie en 1969. 

       #3007500 - Integrated Circuit - IC32, Hex Inverter
       #3007501 - Integrated Circuit - IC33, Quad 2 Input NAND
       #3007502 - Integrated Circuit - IC34, Triple 3 Input NAND
       #3007503 - Integrated Circuit - IC35, Dual 4 Input NAND with Split Output
       #3007504 - Integrated Circuit - IC36, 8 Input NAND with Split Output
       #3007505 - Integrated Circuit - IC37, Quad 2 Input NOR
       #3007506 - Integrated Circuit - IC38, Dual And-Or Inverter-2 Wide OR, 2, 2 Input AND, with Split Output
       #3007507 - Integrated Circuit - IC39, Triple FLIP-FLOP with Set, Over-Ride, and Reset
       #3007508 - Integrated Circuit - IC40, Dual FLIP-FLOP, "D" Type
       #3007509 - Integrated Circuit - IC41, AND-OR Inverter-4 Wide OR, 2, 2, 3, 4 Input AND
       #3007603 - Integrated Circuit - IC50, Quad Two-Input Line Driver
       Part Numbers beginning with "3" originated in the Univac Blue Bell (Philadelphia), PA location.
       Part numbers beginning with  "4" originated in the Roseville (St. Paul), MN location.
       Purchased Components group was in Blue Bell.

Série de mémoires à semi-conducteurs

En 1975, Sperry Univac a introduit une nouvelle série de machines avec une mémoire à semi-conducteur remplaçant le noyau, avec une nouvelle convention de nommage :

Un 1106 amélioré s'appelait UNIVAC 1100/10 . Dans cette nouvelle convention de dénomination, le dernier chiffre représentait le nombre de CPU ou de CAU dans le système, de sorte que, par exemple, un système 1100/10 à deux processeurs était désigné 1100/12. Un 1108 amélioré s'appelait UNIVAC 1100/20 .

Un 1110 amélioré a été publié sous le nom UNIVAC 1100/40 . Le changement le plus important a été le remplacement de l'armoire de mémoire à fil plaqué de type 7015 64K par une nouvelle armoire de mémoire à semi-conducteurs ( RAM statique ) de type 7030 131K . Le stockage principal autorisé doit être étendu d'un maximum de 262K à un maximum de 524K. L'armoire de mémoire principale de type 7030 contenait encore huit modules de mémoire distincts, mais ils étaient désormais de 16 Ko (mots de 38 bits, 36 données et 2 parité), au lieu de 8 Ko chacun. L'armoire de mémoire de type 7013 131K Core (utilisée à l'origine sur les derniers systèmes 1106 comme stockage principal) a également été remplacée par une armoire de mémoire à semi-conducteurs , basée sur la DRAM Intel 1103A .

L' UNIVAC 1100/80 a été introduit en 1979. Il était destiné à combiner les systèmes 1100 et 494. Comme pour les 1100/10, 1100/20 et 1100/40, le dernier chiffre représentait le nombre de CAU dans le système.

Le 1100/80 a introduit une mémoire cache à grande vitesse - la SIU ou Storage Interface Unit. La SIU contenait soit 8 Ko, soit (en option) 16 Ko de mots de 36 bits de mémoire tampon, et était logiquement et physiquement positionnée entre la ou les CAU/IOU et les unités de mémoire principale (plus grandes, plus lentes). La première version du système 1100/80 pourrait être étendue à un maximum de deux CAU et deux IOU. Une version ultérieure était extensible à quatre CAU et quatre IOU. Le panneau de commande SIU du 1100/80 mis à jour (illustré ci-dessus) était capable de partitionner logiquement et physiquement des configurations multiprocesseurs plus importantes en systèmes complètement indépendants, chacun avec son système d'exploitation séparé. Le CAU était capable d'exécuter à la fois des instructions de la série 1100 à 36 bits et des instructions de la série 490 à 30 bits. Le CAU contenait la même pile de registres de base, dans les 128 premiers mots de mémoire adressable, que les générations précédentes de machines de la série 1100, mais comme ces registres étaient implémentés avec les mêmes puces ECL que le reste du système, les registres ne nécessitaient pas de parité à générer/vérifier à chaque écriture/lecture. L'IOU, ou unité d'entrée/sortie, était de conception modulaire et pouvait être configurée avec différents modules de canaux pour prendre en charge diverses exigences d'E/S. Le module de canal de mots comprenait quatre canaux de mots de la série 1100 (parallèles). Les modules de multiplexeur de blocs et de canaux d'octets ont permis la connexion directe de systèmes de disque/bande à grande vitesse et d'imprimantes à faible vitesse, etc., respectivement. Le panneau de contrôle/maintenance se trouvait maintenant sur l'UES et fournissait un minimum d'indicateurs/boutons puisque le système incorporait un mini-ordinateur, basé sur le BC/7 (ordinateur d'entreprise) comme processeur de maintenance. Cela a été utilisé pour charger le microcode et à des fins de diagnostic. Les unités CAU, IOU et SIU ont été mises en œuvre à l'aide d'une logique à couplage d'émetteurs (ECL) sur des cartes de circuits imprimés multicouches à haute densité. Le circuit ECL utilisait des tensions continues de +0 et -2 volts, le CAU nécessitant quatre alimentations 50 amp -2 volts. La puissance était de 400 Hz, pour réduire les alimentations CC à grande échelle. L'alimentation 400 Hz était fournie par un moteur/alternateur, car même si des onduleurs à semi-conducteurs 400 Hz étaient disponibles, ils n'étaient pas considérés comme suffisamment fiables pour répondre aux exigences de disponibilité du système.

Un système multiprocesseur 1100/84 4x2, en deux clusters (pouvant être "partitionnés" en deux systèmes distincts), comprenant quatre armoires CPU, deux armoires IOU, deux unités de stockage tampon SIU (16K mots chacune) et 2 096K mots de mémoire principale ( stockage de sauvegarde) dans quatre armoires, deux unités de maintenance du système (SMU), deux alternateurs de moteur, une unité de transition et deux consoles système au prix catalogue de 5 414 871 $. en octobre 1980. Cette configuration pouvait être louée pour 127 764 $ par mois, ou louée (5 ans) pour 95 844 $ par mois. La maintenance mensuelle était de 10 235 $ sur cette configuration. Il était assez courant de réduire les prix catalogue pour les clients importants et/ou gouvernementaux.

L' UNIVAC 1100/60 a été introduit en 1979. Il a remplacé les systèmes 1100/10 et 1100/20 basés sur 1108/1106.

Le système 1100/60 était disponible dans les configurations à processeur unique 1100/61 (modèle C1) et à processeur double 1100/62 (modèle H1). Il a été mis en œuvre à l'aide de circuits intégrés de microprocesseur conçus sur mesure par Sperry Univac. Le stockage principal (524K à 1048K) mots par CPU, le stockage tampon de semi-conducteurs en option (jusqu'à 8K mots par CPU) et l'unité d'entrée/sortie (IOU) étaient contenus dans l'armoire CPU. L'IOU (en option) prend en charge à la fois les canaux Block et Word. Le système comprenait également un processeur de support système pour les tests de diagnostic et la prise en charge de la console système.

Un 1100/62 modèle E1 (version améliorée) - Complexe multiprocesseur à performances moyennes - deux processeurs avec stockage tampon 2K, deux IOU avec un bloc multiplexeur et un module Word Channel (quatre canaux), 1048K mots de stockage principal, deux processeurs de support système , deux consoles système et une console de maintenance au prix de 889 340 $. en mars 1980. Cette configuration pouvait être louée pour 21 175 $ par mois, ou louée (5 ans) pour 16 780 $ par mois. L'entretien mensuel était de 3 000 $ sur cette configuration. Comme avec le système 1100/80, les remises étaient courantes pour les clients importants et/ou gouvernementaux.

L' UNIVAC 1100/70 a été introduit en 1981. La technologie était une version améliorée de la conception 1100/60. Il a remplacé les systèmes 1100/40 basés sur 1110.

L' UNIVAC 1100/90 a été introduit en 1982. Comme le 1100/80, il était disponible avec jusqu'à quatre processeurs et quatre unités d'E/S. C'était le plus grand et le dernier membre de la série 1100 et le seul système à être refroidi par liquide.

Salle des opérations UNIVAC 1100/80 à l' Université d'Albany - SUNY , Albany, New York, 1981

Le processeur scientifique intégré Sperry (ISP) est un accessoire du 1100/90.

Série SPERRY 2200

En 1983, Sperry Corporation a abandonné le nom UNIVAC pour ses produits.

  1. SPERRY 2200/100 introduit en 1985
  2. Processeur scientifique intégré SPERRY introduit en 1985

Série UNISYS 2200

En 1986, Sperry Corporation a fusionné avec Burroughs Corporation pour devenir Unisys , et ce changement de dénomination sociale s'est désormais reflété dans les noms du système. Chacun des systèmes répertoriés ci-dessous représente une famille avec des caractéristiques et une architecture similaires, avec des membres de la famille ayant des profils de performances différents.

  1. UNISYS 2200/200 introduit en 1986
  2. UNISYS 2200/400 introduit en 1988
  3. UNISYS 2200/600 introduit en 1989
  4. UNISYS 2200/100 introduit en 1990
  5. UNISYS 2200/500 introduit en 1993
  6. UNISYS 2200/900 introduit en 1993
  7. UNISYS 2200/300 introduit en 1995
  8. UNISYS ClearPath IX4400 introduit en 1996
  9. UNISYS ClearPath IX4800 introduit en 1997
  10. UNISYS 2200/3800 introduit en 1997
  11. UNISYS ClearPath IX5600 introduit en 1998
  12. UNISYS ClearPath IX5800 introduit en 1998
  13. UNISYS ClearPath IX6600 introduit en 1999
  14. UNISYS ClearPath IX6800 introduit en 1999
  15. UNISYS ClearPath Plus CS7800 introduit en 2001 (rebaptisé Dorado 180 en 2003)
  16. UNISYS ClearPath Plus CS7400 introduit en 2002 (rebaptisé Dorado 140 en 2003)
  17. UNISYS ClearPath Dorado 100 introduit en 2003
  18. UNISYS ClearPath Dorado 200 introduit en 2005
  19. UNISYS ClearPath Dorado 300 introduit en 2005
  20. UNISYS ClearPath Dorado 400 introduit en 2007
  21. UNISYS ClearPath Dorado 4000 introduit en 2008
  22. UNISYS ClearPath Dorado 700 introduit en 2009
  23. UNISYS ClearPath Dorado 4100 introduit en 2010
  24. UNISYS ClearPath Dorado 800 introduit en 2011
  25. UNISYS ClearPath Dorado 4200 introduit en 2012
  26. UNISYS ClearPath Dorado 4300 introduit en 2014
  27. UNISYS ClearPath Dorado 6300 introduit en 2014
  28. UNISYS ClearPath Dorado 8300 introduit en 2015

Série UNISYS ClearPath IX

En 1996, Unisys a lancé la série ClearPath IX. Les machines ClearPath sont une plate-forme commune qui implémente soit l'architecture 1100/2200 (la série ClearPath IX) soit l' architecture des grands systèmes de Burroughs (la série ClearPath NX ). Tout est commun, sauf les processeurs réels, qui sont implémentés sous forme d' ASIC . En plus des processeurs IX (1100/2200) et du processeur NX (Burroughs large systems), l'architecture comportait des processeurs Xeon (et brièvement Itanium ). L'objectif d'Unisys était d'assurer une transition ordonnée pour ses clients 1100/2200 vers une architecture plus moderne.

Voir également

Les références

Liens externes