SPARC T4 - SPARC T4

Oracle SPARC T4

Le SPARC T4 est un microprocesseur multicœur SPARC introduit en 2011 par Oracle Corporation . Le processeur est conçu pour offrir des performances multithreads élevées (8 threads par cœur, avec 8 cœurs par puce), ainsi que des performances mono-thread élevées à partir de la même puce. La puce est le processeur de 4e génération de la famille T-Series. Sun Microsystems a commercialisé le premier processeur de la série T ( UltraSPARC T1 ) en 2005.

La puce est la première puce Sun / Oracle SPARC à utiliser un threading dynamique et une exécution dans le désordre . Il incorpore une unité à virgule flottante et une unité cryptographique dédiée par cœur. Les cœurs utilisent l'architecture SPARC version 9 64 bits fonctionnant à des fréquences comprises entre 2,85 GHz et 3,0 GHz, et sont construits dans un processus de 40  nm avec une taille de puce de 403 mm ² (0,625 pouce carré).

Histoire et design

Une puce à huit cœurs, huit threads par cœur construite dans un processus de 40 nm et fonctionnant à 2,5 GHz a été décrite dans la feuille de route des processeurs de Sun Microsystems de 2009. Elle portait le nom de code "Yosemite Falls" et avait une date de sortie prévue fin 2011. Le processeur devait introduire une nouvelle microarchitecture, baptisée «VT Core». Le site Web de technologie en ligne The Register a émis l'hypothèse que cette puce serait nommée «T4», étant le successeur du SPARC T3 . Le produit CPU de Yosemite Falls est resté sur la feuille de route du processeur d'Oracle Corporation après que la société a repris Sun au début de 2010. En décembre 2010, le vice-président du développement matériel d'Oracle a confirmé que le processeur T4 était conçu pour améliorer les performances par thread, avec huit cœurs, et avec une sortie prévue dans un délai d'un an.

La conception du processeur a été présentée lors de la conférence Hot Chips 2011 . Les cœurs (renommés «S3» de «VT») comprenaient un pipeline d' entiers à 16 étages à double émission et un pipeline à virgule flottante à 11 cycles , tous deux améliorant le cœur («S2») utilisé dans le processeur SPARC T3 . Chaque cœur est associé à des caches L1 de 16 Ko de données et 16 Ko d'instructions , ainsi qu'à un cache L2 unifié de 128 Ko . Les huit cœurs partagent 4 Mo de cache L3 et le nombre total de transistors est d'environ 855 millions. La conception était le premier processeur Sun / Oracle SPARC avec une exécution dans le désordre et était le premier processeur de la famille SPARC T-Series à inclure la possibilité d'émettre plus d'une instruction par cycle aux unités d'exécution d'un cœur.

Le processeur T4 a été officiellement introduit dans le cadre des serveurs SPARC T4 d' Oracle en septembre 2011. Les premières versions du produit d'un serveur rack T4-1 à processeur unique fonctionnaient à 2,85 GHz. Le double processeur T4-2 fonctionnait à la même fréquence de 2,85 GHz et le serveur à quatre processeurs T4-4 fonctionnait à 3,0 GHz.

Le noyau SPARC S3 comprend également un mécanisme de priorité de thread (appelé "threading dynamique") par lequel chaque thread se voit allouer des ressources en fonction des besoins, ce qui donne des performances accrues. La plupart des ressources de base S3 sont partagées entre tous les threads actifs, jusqu'à 8 d'entre eux. Les ressources partagées comprennent des structures de prédiction de branche , diverses entrées de tampon et des ressources d'exécution dans le désordre. L'allocation de ressources statique réserve les ressources aux threads en fonction d'une stratégie, que le thread puisse les utiliser ou non. Le thread dynamique alloue ces ressources aux threads qui sont prêts et les utiliseront, améliorant ainsi les performances.

Les performances cryptographiques ont également été améliorées par rapport à la puce T3 grâce à des améliorations de conception, notamment un nouvel ensemble d'instructions cryptographiques. Les coprocesseurs cryptographiques par cœur d'UltraSPARC T2 et T3 ont été remplacés par des accélérateurs intégrés et une cryptographie basée sur des instructions. L'implémentation est conçue pour réaliser un cryptage et un décryptage à vitesse filaire sur les ports Ethernet 10 Gbit / s du SPARC T4.

Les modifications architecturales sont censées offrir une amélioration de 5 fois les performances des entiers à thread unique et deux fois les performances de débit par thread par rapport à la génération précédente T3. Le résultat SPECjvm2008 publié pour un T4-2 à 16 cœurs est de 454 opérations / m et de 321 opérations / m pour le T3-2 à 32 cœurs, soit un ratio de 2,8x en performances par cœur.

Références

Liens externes

• «Le processeur SPARC T4 offre une amélioration des performances pour une large gamme de charges de travail» , www.oracle.com , Oracle Corporation
• "Geek Fest! Parlons de la conception des processeurs SPARC T4 et T5" , www.oracle.com , Oracle Corporation , 2012-10-12